- Cadence Concept-HDL & Allegro原理图与电路板设计(第2版)
- 周润景 李茂泉编著
- 405字
- 2025-02-20 18:23:54
4.1 创建层次图
本节创建RAM设计的层次图模块。
1.生成RAM层次模块
(1)在项目管理器窗口,单击Design Entry打开原理图,在原理图编辑器中选择Tools→Generate View。
(2)单击Generate按钮,在弹出的窗口中单击确定按钮,如图4-1-1所示。设置source栏的lib.cell为view,Destination 栏的View 选择sym_1,选择Retain Graphics,如果不选择此项,则每次都会重新生成图形。
(3)单击Done按钮关闭Genview窗口。
(4)选择File→Open,打开View Open对话框,选择库文件ram_module_lib,在Cell栏选择ram。
(5)滚动View文件夹选择Symbol,单击Open按钮,在RAM原理图上,将每一个端口符号用引脚描述出来,如图4-1-2所示。

图4-1-1 询问对话框

图4-1-2 View Open对话框
2.调整模块引脚
(1)选择Edit→Move,RD<7..0>引脚单击左键,如图4-1-3所示。
(2)移动RD<7..0>引脚,定位到RA<15..0>引脚上面,如图4-1-4所示。

图4-1-3 选择RD<7..0>引脚

图4-1-4 移动RD<7..0>引脚
(3)选择Group→Create→By Rectangle,用矩形框仅框住从RD<7..0>到RCS3的引脚,如图4-1-5所示。
(4)选择Group→Move[A],向下移动引脚,如图4-1-6所示。

图4-1-5 框选RD<7..0>到RCS3的引脚

图4-1-6 最终结果
(5)选择File→Save保存模块,然后选择File→Exit。