1.1.4 TTL与CMOS混用时应注意的问题

1.TTL集成电路输入、输出电路的性质

当输入端处于高电平时，输入电流是反向二极管的漏电流，电流极小，其方向是从外部流入输入端。

当输入端处于低电平时，电流由电源V_CC经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路的负载能力。高电平输出电压在负载不大时为3.5V左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一般LS系列TTL集成电路允许灌入8mA电流，即可吸收后级20个LS系列标准门的灌入电流。最大允许低电平输出电压为0.4V。

2.CMOS集成电路输入、输出电路性质

一般CC系列的输入阻抗可高达1010Ω，输入电容在5pF以下，输入高电平通常要求在3.5V以上，输入低电平通常为1.5V以下。因CMOS集成电路的输出结构具有对称性，故对高、低电平具有相同的输出能力。当输出端负载很小时，输出高电平时将十分接近电源电压，输出低电平时将十分接近地电位。

高速CMOS集成电路54/74HC系列中的一个子系列54/74HCT，其输入电平与TTL集成电路完全相同，因此在相互替换时，不需要考虑电平的匹配问题。

3.使用集成电路应注意的问题

（1）使用TTL集成电路应注意的问题

1）电源均采用+5V，使用时不能将电源和地颠倒接错，也不能接高于5.5V的电源，否则会损坏集成电路。

2）输入端不能直接与高于+5.5V或低于-0.5V的低内阻电源连接，否则会因为低内阻电源供给较大电流而烧坏集成电路。

3）输出端不允许与电源或地短接，必须通过电阻与电源连接，以提高输出电平。

4）插入或拔出集成电路时，务必切断电源，否则会因电源冲击而造成永久损坏。

5）多余输入端不允许悬空，处理方法如图1-1、图1-2所示。

对于图1-2b中接地电阻的阻值要求为

（2）使用CMOS集成电路应注意的问题

CMOS集成电路由于输入阻抗很高，故极易受外界干扰、冲击和静电击穿。尽管生产时在输入端加入了标准保护电路，但为了防止静电击穿，在使用CMOS集成电路时必须采用以下安全措施。

1）存放CMOS集成电路时要进行屏蔽，一般放在金属容器中，或用导电材料将引脚短路，不要放在易产生静电、高压的化工材料或化纤织物中。

2）焊接CMOS集成电路时，一般用20W内热式电烙铁，而且电烙铁要有良好的接地，或用电烙铁断电后的余热快速焊接。

3）为了防止输入端保护二极管反向击穿，输入电压必须处在V_DD与V_SS之间，即V_DD≥U₁≥V_SS。

4）测试CMOS集成电路时，如果信号电源和电路供电采用两组电源，则在开机时应先接通电路供电电源，再开启信号电源；关机时，应先关断信号电源，再关断电路供电电源，即在CMOS集成电路本身没有接通供电电源的情况下，不允许输入端有信号输入。

5）多余输入端绝对不能悬空，否则容易受到外界干扰，破坏正常的逻辑关系，甚至损坏集成电路。对于与门、与非门的多余输入端应接V_DD或高电平，或与使用的输入端并联，如图1-1所示。对于或门、或非门多余的输入端应接地或低电平，或与使用的输入端并联，如图1-2所示。

6）在印制电路板（PCB）上安装CMOS集成电路时，必须在其他元器件安装就绪后再安装CMOS集成电路，以避免CMOS集成电路输入端悬空。CMOS集成电路从PCB上拔出时，务必先切断PCB上的电源。

7）输入端连线较长时，由于分布电容和分布电感的影响，容易构成LC振荡或损坏保护二极管，故必须在输入端串联1个10～20kΩ的电阻。

8）防止CMOS集成电路输入端噪声干扰的方法是，在前一级与CMOS集成电路之间接入施密特触发器整形电路，或加入滤波电容滤掉噪声。

4.集成电路的连接

在实际的数字电路系统中，一般需要将一定数量的集成逻辑电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和带负载能力这两个需要妥善解决的问题。

可用下列几个表达式来说明连接时所要满足的条件。

U_OH（前级）≥U_IH（后级）

U_OL（前级）≥U_IL（后级）

I_OH（前级）≥n×I_IH（后级）

I_OL（前级）≥n×I_IL（后级）

式中，n为后级门的数目。

一般情况下，在同一数字系统内，应选用同一系列的集成器件，即都用TTL集成器件或都用CMOS集成器件，避免器件之间的不匹配问题。如不同系列的集成器件混用，应注意器件之间的匹配问题。

（1）TTL集成电路与TTL集成电路的连接

TTL集成电路的所有系列，由于电路结构形式相同，电平配合比较方便，不需要外接元件可直接连接，不足之处是受低电平时负载能力的限制。

（2）TTL集成电路驱动CMOS集成电路

TTL集成电路驱动CMOS集成电路时，由于CMOS集成电路的输入阻抗高，故此驱动电流一般不会受到限制，但在电平配合问题上，低电平是可以的，高电平时有困难，所以TTL集成电路驱动CMOS集成电路要解决的主要问题是逻辑电平的匹配。TTL集成电路在满载时，输出高电平通常低于CMOS集成电路对输入高电平的要求，因为TTL集成电路输出高电平的下限值为2.4V，而CMOS集成电路的输入高电平与工作的电源电压有关，即U_IH=0.7V_DD，当V_DD=5V时，U_IH=3.5V，由此造成逻辑电平不匹配。因此为保证TTL集成电路输出高电平时，后级的CMOS集成电路能可靠工作，通常要外接一个上拉电阻R，如图1-3所示，使输出高电平达到3.5V以上，R的取值为2～6.2kΩ较合适（在本书中统一取4.7kΩ），这时TTL集成电路后级的CMOS集成电路的数目实际上是没有什么限制的。

（3）CMOS集成电路驱动TTL集成电路（见图1-4）

CMOS集成电路的输出电平能满足TTL集成电路对输入电平的要求，而输出电流的驱动能力将受限制，特别是输出低电平时。除了74HC系列，其他CMOS集成电路驱动TTL集成电路的能力都较弱。要提高这些CMOS集成电路的驱动能力，可采用以下两种方法。

1）采用CMOS驱动器，如CC4049、CC4050是专为给出较大驱动能力而设计的CMOS集成电路。

2）几个同功能的CMOS集成电路并联使用，即将其输入端并联，输出端并联（TTL集成电路是不允许并联的）。

一般情况下，为提高CMOS集成电路的驱动能力，可以加一个接口电路，如图1-4所示。CMOS集成电路缓冲/电平变换器起缓冲驱动或逻辑电平变换的作用，具有较强的吸收电流的能力，可直接驱动TTL集成电路。

（4）CMOS集成电路与CMOS集成电路的连接

CMOS集成电路之间的连接十分方便，不需另加外接元件。对直流参数来讲，一个CMOS集成电路可带动的CMOS集成电路数量是不受限制的，但在实际使用时，应考虑后级门输入电容对前级门的传输速度的影响，电容太大时，传输速度要下降。因此，在高速使用时要从负载电容的角度加以考虑，例如CC4000T系列CMOS集成电路在10MHz以上速度运用时应限制在20个门以下。